加州山景城2019年11月18日 /美通社/ -- 新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布其VC LP?解決方案（Verification Continuum?平臺的一部分）被企業(yè)移動和信息技術方面的全球領導者三星(Samsung)采用，實現(xiàn)低功耗signoff和靜態(tài)驗證，以最大限度減少大規(guī)模復雜芯片設計昂貴的設計迭代。近期擴展的VC LP解決方案包括基于Signoff Abstract Model (SAM)的方法學，使三星能夠提升高達5倍的性能和縮減6倍的占用內(nèi)存，并且與扁平化方式進行的低功耗signoff相比，具有相同的結(jié)果質(zhì)量（QoR）和調(diào)試可見性。

三星電子代工廠設計技術團隊副總裁Jung Yun Choi表示：“在低功耗驗證signoff過程中，保持性能和QoR是必備要求。VC LP解決方案使用Signoff Abstract Model流程，能夠加快5倍靜態(tài)低功率驗證速度，并確保ASIC設計的高質(zhì)量QoR和signoff。通過對現(xiàn)有環(huán)境配置做出細微調(diào)整，層次化流程可無縫用于多個設計，有效加快高質(zhì)量ASIC交付。”

SAM流程刪減了對頂層驗證并不重要的庫單元、層次實例化單元和連線，從而產(chǎn)生了新的抽象模塊級模型。抽象模型方法學保留在模塊中的邏輯電路部分，可以確保最高性能和QoR。 

除了SAM流程之外，VC LP解決方案還包括新推出的機器學習分析技術，以實現(xiàn)更好的QoR和調(diào)試能力。這項技術有助于顯著降低驗證signoff的總周轉(zhuǎn)時間，確保細微的漏洞也不會出現(xiàn)在芯片上。

新思科技芯片驗證事業(yè)部工程副總裁Sridhar Seshadri表示：“使用Signoff Abstract Model 流程和機器學習技術對于客戶而言至關重要，可以幫助其節(jié)省關鍵工時和避免ASIC驗證過程中的迭代分析。VC LP層次化SAM流程為三星大規(guī)模芯片提供了與扁平化流程相同的技術水平，以確保最高設計質(zhì)量。”

新思科技舉辦了兩場網(wǎng)絡研討會，介紹VC LP的層次化流程和機器學習解決方案。如欲觀看這兩場網(wǎng)絡研討會的視頻重播，請訪問：https://readytalk.webcasts.com/starthere.jsp?ei=1229181&tp_key=a02c90b91a&sti=web和https://readytalk.webcasts.com/starthere.jsp?ei=1252774&tp_key=8a39d4e204&sti=web。

上市 
新思科技VC LP現(xiàn)已上市。

其他資源
如欲了解VP LP詳情，請訪問：https://www.synopsys.com/verification/static-and-formal-verification/vc-lp.html。

新思科技簡介
新思科技（Synopsys, Inc. , 納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們?nèi)粘Ｋ蕾嚨碾娮赢a(chǎn)品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統(tǒng)(SoC)設計人員，還是編寫需要最高安全性和質(zhì)量的應用程序的軟件開發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關更多信息，請訪問 www.synopsys.com。

編輯聯(lián)系人：
Camille Xu                                 James Watts 
新思科技                                    新思科技 
電郵：[email protected]     電郵：[email protected]